Los flip-flops se utilizan para almacenar datos y controlar el flujo de información en computadoras y dispositivos de comunicación. A diferencia de un flip-flop, un pestillo puede cambiar su salida cuando una determinada entrada está activa. Tanto el pestillo como el flip-flop son diferentes. Un pestillo es sensible al nivel, mientras que el flip-flop es sensible al borde.
Puede comparar un pestillo y un flip-flop observando cómo reaccionan a la señal de entrada. Un pestillo cambia su salida según el nivel de la señal de entrada. La señal en la entrada será alta o baja. Un flip-flop cambia su salida según la transición de la señal de entrada. Esto significa que en lugar de altos y bajos, la señal de entrada aumentará o disminuirá.
Los flip-flops tienen diferentes tipos, como SR, JK, D y T Flip-Flop. Este artículo analizará en detalle el flip-flop tipo D. Puede diseñar el flip-flop tipo D utilizando un flip-flop SR. Se debe conectar una puerta NOT entre las entradas S y R del flip-flop tipo D, y ambas entradas están unidas. Puede utilizar el flip-flop tipo D en lugar de los flip-flops SR; para esta configuración solo necesita el estado SET y RESET.
Esquema rápido:
- ¿Qué es un flip-flop tipo D?
- Circuito flip-flop tipo D
- Diagrama de tiempo
- Tabla de verdad para el flip-flop tipo D
- Configuración maestro-esclavo del flip flop tipo D
- Circuito flip-flop tipo D maestro-esclavo
- Flip Flop tipo D para división de frecuencia
- D Flip Flops como pestillos de datos
- Pestillo de datos transparente
- Circuitos integrados flip-flop tipo D
- Conclusión
¿Qué es un flip-flop tipo D?
Un flip-flop tipo D (flip-flop de retardo) es un elemento de circuito digital sincronizado que tiene dos estados estables. Este tipo de flip-flop utiliza un retraso de un ciclo de reloj en su entrada. Debido a esto, puede conectar varios flip-flops tipo D en cascada para crear circuitos de retardo. Los flip-flops tipo D tienen diferentes aplicaciones, especialmente en sistemas de televisión digital.
Circuito flip-flop tipo D
Un flip-flop tipo D simple contiene cuatro entradas y dos salidas. Estas entradas son:
1. Datos
2. Reloj
3. Establecer
4. Reiniciar
Las dos salidas de un flip-flop tipo D son lógicamente inversas entre sí. Los datos de entrada pueden ser 0 lógico (bajo voltaje) o 1 lógico (alto voltaje). La señal de entrada del reloj sincronizará el flip-flop con una señal externa. Las dos entradas set y reset se mantienen en niveles lógicos bajos. Un flip-flop tipo D tiene dos estados posibles. Cuando la entrada de datos (D) del flip-flop es 0, restablecerá el flip-flop y dará como resultado una salida de 0. Cuando la entrada de datos (D) sea 1, configurará el flip-flop y dará como resultado una salida de 1.
Es importante tener en cuenta que el flip-flop tipo D es diferente de un pestillo tipo D. Un pestillo tipo D no requiere una señal de reloj, pero un flip-flop tipo D requiere una señal de reloj para cambiar su estado.
Puedes construir un flip-flop tipo D con un par de pestillos SR. También se necesita una conexión invertida para una única entrada de datos entre las entradas S y R. Las entradas S y R no pueden ser altas o bajas simultáneamente. Uno de los aspectos más destacados de un flip-flop tipo D es que puede crear un pestillo que puede almacenar y retener información de datos. Puede utilizar esta propiedad de bloqueo de un flip-flop tipo D para crear un circuito de retardo y procesar los datos cuando sea necesario. Los flip-flops tipo D se utilizan principalmente en divisores de frecuencia y pestillos de datos.
Diagrama de tiempo
Analicemos el diagrama de tiempos de izquierda a derecha:
- Al comienzo del diagrama de tiempos, el q es inicialmente BAJO. Cuando el SET se pone brevemente en ALTO, q se vuelve ALTO y permanece ALTO. Por otro lado, cuando el RESET pasa brevemente a ALTO, q se vuelve BAJO y permanece BAJO.
- Los cambios en DATOS de BAJO a ALTO no afectan el q . La salida no responde a los cambios de DATOS. En el flanco ascendente del primer pulso de reloj, dado que los DATOS están ALTOS, q se vuelve ALTO. Aunque los DATOS están cambiando momentáneamente a BAJOS y luego a ALTOS. Todo esto no afecta q . En el flanco ascendente del segundo pulso de reloj, los DATOS todavía están ALTOS y el q también permanece ALTO.
- Pasando al flanco ascendente del tercer pulso de reloj, cuando los DATOS son BAJOS, q se vuelve BAJO. En los pulsos de reloj cuarto y quinto, donde los DATOS permanecen BAJOS, q también permanece BAJO en cada flanco ascendente. Finalmente, cuando llega el flanco ascendente, los DATOS son ALTOS y q también va a ALTO.
Tenga en cuenta que el Q̅ es siempre lo contrario de q . La entrada SET puede hacer que la salida sea ALTA en cualquier momento. De manera similar, puede usar la entrada RESET para poner la salida en BAJA cuando lo desee.
Tabla de verdad para el flip-flop tipo D
Las características del flip-flop tipo D se pueden escribir utilizando la tabla de verdad del flip-flop D. Dentro de la tabla de verdad, podemos ver que tenemos una entrada que es D. De manera similar, tenemos solo una salida que es Q(n+1).
| CLK | D | Q(n+1) | Estado |
| – | 0 | 0 | REINICIAR |
| – | 1 | 1 | COLOCAR |
En la tabla de características de un flip-flop tipo D tenemos dos entradas, D y Qn. La tabla de características tiene una salida Q(n+1).
Del diagrama lógico tipo D, podemos concluir que Qn y Qn' son dos salidas complementarias. Estas dos salidas también actúan como entradas para la Puerta 3 y la Puerta 4. Por lo tanto, el Qn, que es el estado actual del flip-flop, se considerará como entrada y el Q(n+1), que es el siguiente estado del flip-flop. será considerado como salida.
| D | qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Usando la tabla de características de los flip-flops tipo D, podemos escribir la expresión booleana de K-map a partir de un K-map de 2 variables.
Configuración maestro-esclavo del flip flop tipo D
Para mejorar el comportamiento de un flip-flop tipo D, podemos agregar un segundo flip-flop SR al final de la salida del flip-flop tipo D. Esto dará como resultado la activación de una señal de reloj complementaria desde la salida de un flip-flop tipo D. Como resultado, se formará un flip-flop tipo D Maestro-Esclavo. Cuando llega el flanco anterior (de bajo a alto) de la señal del reloj, la condición de entrada en el flip-flop maestro se bloqueará. Mientras que la salida del flip-flop maestro tipo D estará desactivada.
De manera similar, cuando llegue el flanco posterior o descendente (de mayor a menor) de la señal del reloj, se activará el esclavo de la segunda etapa. Cuando el pulso del reloj pasa de alto a bajo (durante un pulso negativo), la salida cambia. Puede diseñar los flip-flops tipo D Maestro-Esclavo conectando en cascada los dos pestillos, y ambos tienen fases de reloj opuestas.
Circuito flip-flop tipo D maestro-esclavo
Entonces, desde el circuito Maestro-Esclavo tipo D, puede ver cómo el flip-flop maestro carga datos desde la entrada D cuando el pulso de reloj aumenta en el circuito Maestro-Esclavo tipo D. Esto hace que el maestro se encienda. En el segundo flanco (flanco descendente) del pulso del reloj, el flip-flop esclavo ahora cargará los datos y encenderá el esclavo.
En general, esta configuración dará como resultado que un flip-flop esté siempre ENCENDIDO mientras el otro esté APAGADO. Tenga en cuenta que la salida Q de esta configuración de flip-flop maestro-esclavo solo capturará el valor de D cuando se aplique un ciclo de pulso de reloj completo. Este ciclo completo debe contener un flanco ascendente y descendente en la configuración de 0-1-0.
Flip Flop tipo D para división de frecuencia
También puede utilizar el flip-flop tipo D como circuito divisor de frecuencia. Conecte directamente la salida Q del flip-flop D con la entrada D. Esto creará un sistema de retroalimentación de circuito cerrado. Por cada dos ciclos de pulsos de reloj, se alternará el biestable.
El Data Latch también puede funcionar como divisor binario o divisor de frecuencia. Esto dará como resultado la creación de un circuito contador dividido por 2. Esto significa que la frecuencia de salida se reduce a la mitad en comparación con la frecuencia del pulso del reloj.
Al incluir un sistema de bucle de retroalimentación alrededor del flip-flop tipo D, también puede crear diferentes tipos de circuitos flip-flop, como los flip-flops tipo T, también conocidos como flip-flops biestables tipo T. Este flip-flop tipo T en contadores binarios puede funcionar como un circuito dividido por dos, como se ilustra a continuación.
De la forma de onda anterior, podemos concluir que cuando la salida Q se envía como retroalimentación al terminal de entrada D, la frecuencia de los pulsos de salida en Q será exactamente igual a la mitad (ƒ/2) de la frecuencia del reloj de entrada (ƒ EN ). En otras palabras, este circuito logra la división de frecuencia dividiendo la frecuencia de entrada por un factor de dos. Q pasa a 1 una vez cada dos ciclos de reloj.
D Flip Flops como pestillos de datos
Los flip-flops D junto con la división de frecuencia también pueden actuar como Data Latches. Un Data Latch es un dispositivo que funciona para retener o recuperar los datos presentes en su entrada. En realidad, funciona como un dispositivo de memoria de un solo bit. Puede encontrar fácilmente circuitos integrados como el TTL 74LS74 o el CMOS 4042 en formato cuádruple. Estos circuitos integrados están diseñados específicamente para el propósito de bloqueo de datos.
Para construir un pestillo de datos de 4 bits, conecte los cuatro pestillos de datos de 1 bit entre sí. Además, asegúrese de que las entradas de reloj de todos estos pestillos de datos de 1 bit estén interconectadas y sincronizadas. A continuación se muestra un circuito de retención de datos de 4 bits.
Pestillo de datos transparente
En electrónica y circuitos digitales encontrará numerosas aplicaciones de Data Latch. Con Data Latch puede gestionar el almacenamiento en búfer, la gestión de puertos de E/S, la conducción de bus bidireccional y la conducción de pantalla. Está diseñado de tal manera que le brinda una impedancia de salida muy alta en ambos q y su salida del complemento Q̅ . Esto dará como resultado minimizar los efectos de la impedancia en los circuitos conectados.
La mayoría de las veces, encontrará que los pestillos de datos de 1 bit no se utilizan comúnmente. Los circuitos integrados disponibles comercialmente integran múltiples pestillos de datos individuales (4, 8, 10, 16 o 32) en un solo paquete. Un ejemplo es el 74LS373 Pestillo transparente octal tipo D.
Puedes pensar en el 74LS373 como un dispositivo que tiene ocho Chanclas tipo D dentro de eso. Cada flip-flop tiene una entrada de datos. D y una salida q . Cuando la entrada del reloj (CLK) es ALTA, la salida de cada flip-flop coincidirá con la entrada de datos. Esto significa que la entrada de datos es transparente o visible para la salida. En este estado abierto, el camino desde D entrada a Q̅ La salida es transparente. Esto permite que los datos fluyan sin obstáculos, razón por la cual se le da el nombre de pestillo transparente.
Por otro lado, cuando la señal del reloj es BAJA, el pestillo se cierra. La salida en Q̅ se retiene al último valor de los datos presentes antes de que cambie la señal del reloj. En este punto, Q̅ ya no está cambiando en respuesta a D .
Circuitos integrados flip-flop tipo D
Hay diferentes tipos de circuitos integrados flip-flop D disponibles en paquetes TTL y CMOS. El 74LS74 es una de las opciones más utilizadas que puedes considerar. Este es el circuito integrado flip-flop Dual D que contiene dos biestables individuales tipo D dentro de un solo chip. Con esto, puede crear flip-flops de conmutación único o maestro-esclavo.
También hay disponibles otros circuitos IC flip-flop tipo D, como el flip-flop 74LS174 HEX D con entrada clara directa. Otro circuito integrado de flip-flop D es el flip-flop Quad D 74LS175 con salidas complementarias. El flip-flop Octal tipo D 74LS273 tiene un total de 8 flip-flops tipo D. Todos estos ocho flip-flops tienen una entrada clara. Todas estas entradas están conectadas en un solo paquete.
Conclusión
El Flip-Flop tipo D se puede diseñar utilizando los dos pestillos SR consecutivos. También se utiliza un inversor entre las entradas S y R. Esto generará una única entrada D (datos). Puede agregar un segundo flip-flop SR a un flip-flop básico tipo D. Esto mejorará el funcionamiento del flip-flop tipo D. Puede conectar este flip-flop SR a la salida del flip-flop tipo D. Sólo funcionará cuando la señal del reloj sea opuesta a la original. Esta configuración también se conoce como flip-flop Maestro-Esclavo D.
Tanto el pestillo tipo D como el flip-flop tipo D son diferentes. El Latch no tiene señal de reloj, mientras que el flip-flop tipo D contiene una señal de reloj. El flip-flop D es un dispositivo disparado por flanco. La transferencia de datos de entrada se controla mediante el flanco ascendente o descendente del reloj. Por otro lado, los pestillos de datos, al igual que el pestillo de datos y el pestillo transparente, son dispositivos sensibles al nivel.